

AULA:

1. Teoria

Descrivere le diverse fasi progettuali di un sistema digitale mediante un tipico software CAD.

AULA:

2. Progetto Sistema Digitale

E' dato lo schema completo di un sistema digitale. Esso rappresenta un circuito per il filtraggio digitale di un segnale proveniente da un sensore (**SENS**). I campioni del sensore, opportunamente digitalizzati, viaggiano sulla linea seriale **SENS**, sincrona con il clock. La frequenza con cui arrivano i campioni (cioè la frequenza di campionamento), è molto inferiore rispetto alla frequenza di clock del sistema (**CLK**). Ogni campione è formato da 8 bit, che viaggiano in un pacchetto così composto: **1|D0|...|D7|0**. Ogni bit del pacchetto dura un periodo di clock – quindi i pacchetti arrivano molto distanziati tra loro. La macchina a stati MSF1 memorizza il campione n-esimo nel registro Serial-Input-Parallel-Output (SIPO); tale campione sarà successivamente elaborato da un'unità costituita da un sommatore e da un moltiplicatore; il risultato di questa elaborazione sarà memorizzato in un registro di tipo PIPO. In pratica tale unità realizza la seguente funzione (filtro passa-basso):

$$y(n+1) = (3/4)*y(n) + x(n)$$

Il ritardo del filtro è realizzato con un registro di tipo PIPO, come mostrato in figura. Da specifiche di sistema, è noto che il ritardo del blocco sommatore+moltiplicatore è pari a 32 periodi di clock (ovvero il tempo che trascorre da quando il dato è valido in uscita al SIPO a quando il risultato è valido in uscita al sommatore è pari a 32 cicli di clock). MSF1 avvisa la macchina MSF2 che il dato è valido in uscita al registro PIPO, opportunamente aggiornato mediante il segnale **EnPIPO**, attraverso un segnale **SYNC**, che rimane attivo per un ciclo di clock. MSF2 poi avrà il compito di trasmettere il pacchetto sulla linea di uscita **DOUT** mediante l'uso di un registro di tipo PISO.


Si richiede:

1. Di ricavare il diagramma ASM della macchina a stati di controllo MSF1
2. di completare il diagramma temporale dei segnali significativi, come riportato nel diagramma allegato
3. Di scrivere il codice VHDL del sommatore mediante una descrizione di tipo STRUTTURALE, nell'ipotesi di disporre una libreria con componenti FULL-ADDER.
4. Di scrivere il codice VHDL del componente MSF1 mediante una descrizione di tipo BEHAVIORAL.

NOTE:

- I valori ingresso al blocco sommatore-moltiplicatore devono restare stabili per il tempo necessario ad ottenere il dato in uscita (pari a 32 cicli di clock)
- Si suppone che non ci siano errori sulla linea **SENS**
- Trascurare eventuali situazioni di overflow sul registro PIPO
- **En** è il segnale di abilitazione del registro SIPO
- **RxRST** è il segnale di reset asincrono, in uscita a MSF1, collegato al reset asincrono del registro SIPO
- **EnPIPO** è il segnale, sincrono, di abilitazione del registro PIPO
- **TC** è il segnale di fine conteggio di un contatore **CONT** modulo 32 (ovvero TC=1 quando CONT-OUT=31, 0 altrimenti)
- **RST-CONT** è un segnale in uscita a MSF1 collegato al reset, asincrono, del contatore.
- **Tutti i segnali di reset sono attivi ALTI**
- **NON** è permesso aggiungere/togliere componenti/segnali.

AULA:



AULA:

